2006年01月28日

うう、バレてるよ…(汗)

アクセスカウントが倍に爆発しているので、何やら嫌な予感してリファラ(リンク元)見たら…。

ぐはッ、チクられてる。あああ秘密裏に進めていた「彩を倒す計画」が、更に将来Go-Hydraも倒して日本の平均的ファームエンジニアの恐ろしさを世界に知らしめてやろう、という野望ってより無謀な計画が漏れてしまっている、どうしましょう。

冗談はさておき、やりますよ、将棋も囲碁も。FPGAというのはそういう使い方が出来るところにメリットがある訳ですからね〜。但し、囲碁は将棋の後になると思います。再来年くらいに参戦を考えていますので宜しくどうぞ>好敵手様
posted by Masa at 01:08| Comment(0) | ブログ | 更新情報をチェックする

2006年01月22日

ちょっと盤外編

ちょっと余談。以前 computer-go の mailing listでChrillyが、微妙なことを言っていた。Fri Dec 5 09:31:47 PST 2003 [computer-go] FPGAから引用する。

>The Go design I have in mind should run - at a faster chip - with about 100MHz. So even if it needs 100 cycles to evaluate a position, it would make 1 MPos/Sec. (My goal is 10-15 cycles).

訳すると「私が考えている碁の設計なら(より速いチップを使えば)、約100MHzで走る筈です。従って、局面を評価するのに100サイクルを必要としても、100万局面/秒になります(私の目標は10〜15サイクルです)。」ということだが、これは相当な豪語だ。といってもオーストラリア語だと言っているわけではない。Chrillyがどの程度机上検討してこの結論を出したかは判らないが、Chrillyの目標は毎秒700万弱〜1000万局面の探索ということになる。

最強のFPGAを使って100[MHz]動作というのは私も同意見だが、1局面平均10〜15[clocks]で済まそうというのは、今現在の私の見積もりでは相当厳しい気がする。石が活きているか否かの判定と石を取り除く処理だけなら、100[MHz]動作で平均3[clocks]=30[ns]前後で可能だと思うが、手の生成や局面の評価については死活の判定コストどころの騒ぎではないような気がする。

さて、盤外ついでに盤外の対処について。書き忘れていたことでもあるのだが、盤外とユニットの接続は物理的には存在しないとしても、論理的には「あたかも死んだ石が繋がっている」ように見える必要がある。交点の傍に壁がある場合は、活死判定ユニットの(壁がある方向の)sui,sri,sdi,sliに常数でOFFを入力する、ということである。常数の入力であるから合成時に最適化が効いて論理を自動的に圧縮(簡略化)してくれる。そのあたりは深く考えなくても構わない。
posted by Masa at 20:50| Comment(0) | ブログ | 更新情報をチェックする

広告


この広告は60日以上更新がないブログに表示がされております。

以下のいずれかの方法で非表示にすることが可能です。

・記事の投稿、編集をおこなう
・マイブログの【設定】 > 【広告設定】 より、「60日間更新が無い場合」 の 「広告を表示しない」にチェックを入れて保存する。


×

この広告は1年以上新しい記事の投稿がないブログに表示されております。