2006年12月24日

ちょっと本業モード

掲示版の方で19路でもMonteCarlo囲碁が良い成績を収めたという話が出てますが、気のせいか彩の作者はヘコむどころか嬉しそうに見えます。

彼には既にプレッシャ〜を感じる神経がなくなった?

もしかして謎電の作者が余りに熾烈なプレッシャ〜を掛けたので、多少のことでは動じなくなってしまったのでしょうか。いや良い意味で凄いですね、カメラマン山下選手。それとも最下位になったことで、何か吹っ切れたのでしょうか、妙にブキミです(汗)

で私事ですが、ちょっと本業モードに入ります。またここには必ず戻ってくるぜ[*1]。謎電の作者の辞書に正月の二文字はない(涙)
[*1] いや、運が悪ければ戻って来れないカモ。
posted by Masa at 15:02| Comment(0) | ブログ | 更新情報をチェックする

2006年12月22日

Neuroモドキ

10年前のNeuroGoの資料:
http://www.cgl.ucsf.edu/go/Programs/neurogo-html/NeuroGo.html

簡単に言えば3層パーセプトロンで局面の形勢評価(その学習も含む)ということになる。これは飽くまで局面評価をNeuroな手法を用いているわけだが手生成にも使える。最も簡単な方法としては「1手進めてどの程度形勢が良くなるか」の評価値をそのまま手の優先度にすれば良いだけの話。

前稿で言うNeuroモドキとは、学習モドキ(単なる統計計算)は別システムで行う、更にコネクション数を極力減らし取り敢えず小規模なニューラルネットワークモドキでやってみる、くらいで考えている。PC上でシミュレーションを行って有効性を確認してから具体的な設計に入った方が良い気もしている。

今読んでいる参考資料:
http://www.murata.elec.waseda.ac.jp/~mura/u-tokyo/slide07.pdf#search='%E4%B8%89%E5%B1%A4%E3%83%91%E3%83%BC%E3%82%BB%E3%83%97%E3%83%88%E3%83%AD%E3%83%B3'
http://www2.ic.sie.dendai.ac.jp/neural/%E8%AC%9B%E7%BE%A910.pdf
posted by Masa at 16:27| Comment(0) | 計算機囲碁 | 更新情報をチェックする

2006年12月21日

二試/準備 (2)

大雑把な仕様と方針と目標を決めることにする。一試での結果は勿論、開発の進め方に対する反省点も沢山ある。正直ちょっとどころか相当計算機囲碁をナメていたという気がする。しかしながら一試は彩は勿論、岡崎正博(39)を倒すという最終目標の為のMonteCarlo法の有効性の予備調査くらいの位置付けだったし大筋理解出来たし感触は悪くないというより極めて有力な手法であることが判ったので、この経験を踏まえて二試の仕様を決めようと思う。

続きを読む
posted by Masa at 06:27| Comment(0) | 計算機囲碁 | 更新情報をチェックする

2006年12月20日

MonteCarloMethod考 (2)

基本的には試行回数を元に精度(誤差)を計算できる。試行回数4n(あるいは22n)回とした時、nビットの精度±1/2LSBになる。例えば410=約1,000,000回の試行で10ビット精度±1/2LSB。実際にノード毎にそのような膨大な回数の試行は無理なので、いいとこ43=64回。これで3ビット精度、誤差±1/2LSBを得ることが出来る。余談だがノード毎に合法手数の自乗を超えて試行しても効果は薄いように感じる。直感的にそう思うのであって数学的な証明は用意してない。単に最善手を求める為に必要なレゾリューションを上回る試行はあまり意味がないだろうというくらいのことで、恐らく局面状態に因って試行回数の増減制御を行った方が効率が良い筈だが、その具体的な手法は今のところ no idea である。

続きを読む
posted by Masa at 07:21| Comment(0) | 計算機囲碁 | 更新情報をチェックする

2006年12月18日

III vs 5 White paper

http://www.altera.co.jp/literature/wp/wp-01007.pdf

以前、XilinxのWhite paperで主張されていた「Virtex4のアドバンテージ」を見事に打ち砕くような反撃内容になっております(笑)特に消費電力に関しては↓。

http://www.altera.co.jp/literature/wp/wp-01006.pdf

要は「ウチのFPGAは(Virtex5と比べて)何処にも非の打ち所がありませんよ」と、そう主張しているわけですがコレが事実であって欲しいですね、というより事実でないと困ります。StratixIIは、性能が出る→電気を喰う→熱が出る→(廃熱が悪いと)その熱で動かなくなる。特に実装している回路規模が大きくなって動作周波数を上げると厳しい。で多分3SL150クラス[*1]が一番コストパフォーマンスがよくなる筈なんですが、謎電の作者的にはこのデバイスで目いっぱい資源を使って(ヒートシンクは付けても)ファンレスで動くことを希望します。
[*1] 150というのは4入力LUT時代の名残で、150kLEs位のリソース規模という意味。実質140kLEs位だと思う。コレだとChrillyのチェスコアでギリギリ7個入る規模。謎電の作者の見積もりでは将棋コア4個(ホスト間I/F含む)。
posted by Masa at 12:53| Comment(0) | ブログ | 更新情報をチェックする

2006年12月17日

更に再調査

前回の調査では交点優先度を8ビットとしたが、多分巧く工夫すれば1ビット減らせそうなので7ビットに変更し再度ビルドして調べてみた。結果は次の通り。
使用デバイス:StratixIII EP3SL150F1152C2
Info: Estimated most critical path is register to register delay of 6.114 ns
Info: Total cell delay = 2.866 ns ( 46.88 % )
Info: Total interconnect delay = 3.248 ns ( 53.12 % )
消費リソース:982ALMs
--
使用デバイス:StratixII EP2S60F1020C3
Info: Estimated most critical path is register to register delay of 9.575 ns
Info: Total cell delay = 3.074 ns ( 32.10 % )
Info: Total interconnect delay = 6.501 ns ( 67.90 % )
消費リソース:951ALMs
コレだとStratixII上で200[MHz]動作を実現出来そうである。因みにアービトレイションを行う前処理として「乱数生成+優先度の算出」、後処理として「交点座標デコード+手生成信号出力(+合法性判定処理が必要か否かの判断)」を行うことになるが、これらが1サイクル(5.0[ns])未満で行えるかどうかがポイントだ。この内、前処理部分は直前のサイクルで一部前倒し処理が可能なので、後処理がタイミング的に間に合うか否かがカギになる。
posted by Masa at 05:49| Comment(0) | 計算機囲碁 | 更新情報をチェックする

2006年12月16日

いまさら聞けないFPGA入門

いまさら聞けないFPGA入門@IT
1:http://www.atmarkit.co.jp/fembedded/special/fpga/fpga01.html
2:http://www.atmarkit.co.jp/fembedded/special/fpga/fpga02.html
3:http://www.atmarkit.co.jp/fembedded/special/fpga/fpga03.html

少なくとも組み込み屋(ファーム屋)にとっては既に常識。↑はXilinxの人が書いたようですけど、基本はAlteraでも同じ。FPGAはPLDの最終形ではないとしても、(更に進化する時が来るとしても)ハード処理の根幹を成す知識や経験は、どんなに遅くともFPGAの段階から積んでないと話にならなくなる筈。例えば将来的にVDECあたりを利用してフルカスタムASICを作って究極的性能を得る計画があるとしてもプロトタイピングで結局FPGA使いますしね。そのプロトタイピングを行わずファーストシリコンで一発完動、且つ予定した(コストを掛けただけの)性能を出せる天才なんての聞いたことがない。
posted by Masa at 08:18| Comment(0) | ブログ | 更新情報をチェックする

2006年12月15日

Introduction to QuartusII

同じことをアチコチに何度も書くのがアホらしくなってきたので(笑)、今回で最後にする。

・QuartusIIというのはAlteraのFPGA/CPLDのIDE(統合開発環境)である
 - 強いて喩えるならWindowsの元で走るプログラムを作るのにVisualStudioを使うようなものである。

・QuartusIIは基本的に売りモノだがWebEditionはライセンス申請(ユーザ登録のみ)をすれば機能制限・期間制限はあるものの無料で使える
 - 仮に有効期限を過ぎても、再度申請すれば無料で延長できる。

・ターゲットマシン(実機)がなくても、QuartusII上で回路を作り、動作シミュレーションが出来る
 - 結局コレがポイントである。

ロジックとは即ち順序回路・組合回路である。それらをHDLなりスケマなりで書いて、それが意図通り動くかどうかをIDE上で検証できる。実際QuartusIIを使うだけでも相当遊べる。別のたとえで言うなら AVR Studio 4だけでも(実機がなくても)楽しめるようなものだ。で、FPGAアプリの開発の手法・流れについて概要が説明されている資料を次に示す。

英語:http://www.altera.com/literature/manual/intro_to_quartus2.pdf (Ver6.1)
日本語:http://www.altera.co.jp/literature/manual/intro_to_quartus2_j.pdf (Ver4.2)
おまけで中国語:http://www.altera.com.cn/literature/manual/cn/intro_to_quartus2_chinese.pdf (Ver6.0)

一番確実なのは英語版を読むことである。厳しい言い方になるが Read English or give it upだ。母国語並みに流暢に英語を話せとか言ってるのではない。せめてテクニカルドキュメント原文を読めないと後々お話にならなくなるのだ。日本語版もあるにはあるがコレがまた古い。MSDNの日本語版と同じで誤訳や迷訳があったりするので、やはり英語版を読んで正確に理解することが基本になる。てか、原文を直接読んだ方が誤解が少なく寧ろ判り易い。

更に詳しいQuartusIIハンドブックはこちら:http://www.altera.co.jp/literature/lit-qts.jsp
QuartusIIのオンラインデモはこちら:
http://www.altera.co.jp/education/demonstrations/online/design-software/onl-design-software-demos.html
QuartusIIのダウンロードはこちら:http://www.altera.co.jp/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp
WebEditionライセンス申請はこちら:
http://www.altera.co.jp/support/licensing/lic-index.html
製品版(subscription)と無償版(WebEdition)の違いについてはこちら:
http://www.altera.co.jp/products/software/products/quartus2web/features/sof-quarweb_features.html

なお、最新のQuartusII(Ver6.1)およびその周辺ツールをインストールする時、インストール先の空きエリアが最低2GBは必要になるのでご注意。もーこれ以上、俺にどう親切に指南しろっての?(笑) というわけで、単位を取ったらあとは実践だ!!(←とか言って、悪の道に引きずり込もうとするなし崩し的にAltera派を増やそうとする謎電の作者なのだった)
posted by Masa at 20:48| Comment(0) | ブログ | 更新情報をチェックする

そのまんま東〜

都城[*1]出身。只者じゃないことは判ってるのだが。早稲田に行ってたみたいだし[*2]、CSAの会長も知ってたりして…。でもね、でもね〜。横山ノックのようなマネだけはヤメて欲しいとおもっちょるわけですよ、真の宮崎県民である謎電の作者として。
[*1] 標準語では「みやこのじょう」だが、宮崎ネイティヴスピーカは「みやこんじょ」と発音する。
[*2] 第二文学部は卒業、政治経済学部については2006年3月に中退。
posted by Masa at 05:34| Comment(0) | 御主只者ではないな | 更新情報をチェックする

予備調査(9路盤手生成用アービトレイタ)

九路盤用の3分木4レベルアービトレイタを作成しクリティカルパスを調べてみた。五路盤用と異なるのは、交点数が違うことは勿論、交点優先度情報(gp)が6ビット→8ビットに、交点位置情報(ga)が5ビット→7ビットに増えた点である。

続きを読む
posted by Masa at 00:34| Comment(0) | 計算機囲碁 | 更新情報をチェックする

2006年12月14日

三分木アービトレイタの再調査

将棋でもそうだが囲碁でも優先付けを強化した手の生成コストは大きい。非常に基礎的な実験を繰り返し行い改善策やツールの巧い使い方を発見することで、少なくとも表面的な性能は向上できる。というわけで、再度手生成の要であるアービトレイタについて詳細に調査を行った。

続きを読む
posted by Masa at 05:44| Comment(0) | 計算機囲碁 | 更新情報をチェックする

2006年12月13日

モノがない

販代からの連絡を待っててもしょうがない、ということでAlteraのオンラインショップを見てみた。

http://www.buyaltera.com/scripts/partsearch.dll/showfilter?keywords=development+kits

例の狙っているキット(DK-PCIE-2SGX90N)のQ'ty availableが「0」。Alteraさん…商売する気あるのかね。てか、そんなに大人気なの? 確かにコレが$3,000usを割っているというのは、現状、相当安いと思いますが。2SGX90/C3グレイドのデバイス1個だけ手に入れるのと大して変わらないお値段だし。なんとかしてくださいよ(涙)
【追記】
StratixIII Device Handbook (All sections) 5,636KB:http://www.altera.co.jp/literature/hb/stx3/stratix3_handbook.pdf
取り敢えず↑を斜め読みしてみる。なかなか工夫を凝らしているようでハイエンドFPGAを選ぶならやっぱコレですよ。謎電の作者の(ありもしない)全信用と全人格を賭けて推奨します(笑)
posted by Masa at 03:36| Comment(0) | ブログ | 更新情報をチェックする

2006年12月10日

第二部予備実験

そろそろ本格的に二試の準備を行わねばならない時期なのだが、現物(StratixII GX)が手に入らないとか、未だ一試で抱えている問題点の巧い解決策が見つからないとか障害が多いので、この休日は謎的エコ第二部の予備実験をやっていた(汗)

続きを読む
posted by Masa at 23:16| Comment(0) | エコ | 更新情報をチェックする

2006年12月08日

非接触赤外線温度計

もはや囲碁とは何の関係もないんですが。先月アキバで買った別のアイテムを(意味なく)紹介する。

続きを読む
posted by Masa at 03:59| Comment(0) | ブログ | 更新情報をチェックする

2006年12月07日

大槻教授

大槻教授がブログやってたなんて…。今日気がついた。
http://ohtsuki-yoshihiko.cocolog-nifty.com/blog/

Wikipediaから引用
> 2004年に、速度超過事件の裁判に被告側の証人として出廷、オービス(三菱電機製RS-2000)について「科学的検証が十分にされてないオカルト装置」と証言した。この裁判は被告が勝訴した。

そいやそういうことあった。この裁判の結果には、徳川吉宗がマツケンサンバを踊り出した時くらい驚いた。

http://www.villagecenter.co.jp/lib/pdf/ootsuki_2.pdf
↑コレ面白かったですよ(笑)
posted by Masa at 23:23| Comment(0) | 御主只者ではないな | 更新情報をチェックする

2006年12月06日

QuartusII Ver6.1

QuartusII 6.1がリリースされていたので早速DL&インストールした。で、以前、http://professionalhearts.seesaa.net/article/19829299.htmlで調べた三分木アービトレイタ(25交点用)について同じ条件、デバイスはStratixIII(EP3SE50F484/C2)を使ってクリティカルパスを調べ直してみると次のようになった。

> Info: Estimated most critical path is register to register delay of 4.674 ns
> Info: Total cell delay = 3.046 ns ( 65.17 % )
> Info: Total interconnect delay = 1.628 ns ( 34.83 % )

タイミングモデルがpreliminaryだし最高グレイド品を使ってみたし、fitterの最適化部分が改善されたのかも知れないが、StratixIIの1.5倍以上速くなってる。特に注目したのが配線遅延時間だ。思ったより短い。この分だと5路盤なら400MHz位、9路盤が250MHz程度、19路盤が150MHz前後で動く計算になる。C4グレイドだと性能が2割引きくらいになるので19路盤で125MHz。因みにEP3SL150が$549位(但しロットで購入の時の単価)になるらしく、これだと(ホスト間I/Fと別途分散器を含めて)9路盤コアが8個、19路盤コアなら2個は余裕で入りそうなので、なんとか実用域に入ってきたという感じである。ちょっとウロ覚えだが、PLD WORLD 2006の時に、「IIIはIIの3倍コストパフォーマンスが良い」とか言ってた。早くタマを出して欲しいところだ。
posted by Masa at 04:56| Comment(0) | 計算機囲碁 | 更新情報をチェックする

2006年12月03日

Chrillyが出て来たのね

某秘密基地を覗いてみたら1ヵ月ぶりに更新されていた。そこにあるComputerGoのMLへのリンクを見たらRemiがChrillyのメッセージを引用している一文が。なにやら「Monacoを制する者はF1を制する、MonteCarloを制する者は碁を制する」って感じ。

ふ、Chrilly、お前さんもMonteCarloやるつもりだな?

「MonteCarloが唯一の方法」というのはちょっと言い過ぎというか、直線で読むという意味ではそうだと思う。謎電の作者としては手の生成法と探索法も含めて総合力がモノを言うことになると思っているのだよ。あと探索&評価速度もな。スポンサを得たか否かに関係なく彼にも出て来て欲しいところである。既に迎撃準備中だしな。なんか俺的に燃えてきたぜ(笑)
【追記】
> A very stupid question: What is Mogo, who has it written?
>
> Chrilly

おいおい、Chrilly…stupid過ぎるぜ(汗)

お前さん、完全に計算機囲碁をナメてねえ?[*1]
[*1] どっちかというと謎電の作者の方がナメてるかもしれない。
posted by Masa at 01:25| Comment(0) | ブログ | 更新情報をチェックする

2006年12月02日

そして堂々完結?

謎電の作者−FPGAで囲碁プログラムを作ってみるついでに、環境・資源保護の観点から太陽光でFPGAを動かす男(長い)。これからは太陽光電源がトレンドですよ。

続きを読む
posted by Masa at 00:37| Comment(0) | エコ | 更新情報をチェックする

2006年12月01日

そこにスイッチングレギュレータが既にあった

ふとNiosII評価キットの基板上を見ると、そこにレギュレータが既に載っていたのだった。USBから供給されている5Vを3.3Vに変換する必要があるのだから考えてみれば、否、考えるまでもなく当然である。

続きを読む
posted by Masa at 00:03| Comment(0) | エコ | 更新情報をチェックする

広告


この広告は60日以上更新がないブログに表示がされております。

以下のいずれかの方法で非表示にすることが可能です。

・記事の投稿、編集をおこなう
・マイブログの【設定】 > 【広告設定】 より、「60日間更新が無い場合」 の 「広告を表示しない」にチェックを入れて保存する。


×

この広告は1年以上新しい記事の投稿がないブログに表示されております。